Wewnętrzna struktura pamięci NAND Flash

W 1965 roku, po wynalezieniu lampy bipolarnej przez W. Shockleya, W. Brattana i J. Bardeena, Gordon Moore, współzałożyciel Intela, odkrył taką zasadę: gdy cena pozostaje bez zmian, ilość energii, którą można umieszczone w układzie scalonym Każdego roku liczba tranzystorów będzie się podwajać, a wydajność również się podwoi. W rzeczywistości liczba tranzystorów w układzie scalonym będzie się podwajać mniej więcej co 18 miesięcy w ciągu najbliższych kilku lat. Na przykład w ciągu 18 miesięcy między Pentium 1.3 a Pentium 4 liczba tranzystorów na jednostkę powierzchni wzrosła z 28 milionów do 55 milionów.

Obecnie częstotliwość pracy procesora standardowego komputera stacjonarnego jest obliczana w gigahercach, a informacje o pojemności, które może przechowywać pamięć, są obliczane w terabajtach (TB). Przykładem tego wzrostu liczby tranzystorów na jednostkę powierzchni jest pamięć, który jest również kluczowym elementem systemów elektronicznych.

Pamięć półprzewodnikową można podzielić na dwie główne części: RAM (pamięci o dostępie swobodnym) i ROM (pamięci tylko do odczytu): pamięć RAM zniknie po wyłączeniu zasilania, natomiast pamięć ROM ją zachowa. Inny rodzaj pamięci, NVM (nieulotne pamięci), znajduje się pomiędzy powyższymi dwoma typami. Jego zawartość można modyfikować, a dane nie zostaną utracone po awarii zasilania. Jest to bardziej elastyczne niż czysty ROM, ponieważ zawartość ROM jest napisana przez producenta i nie może być modyfikowana przez klienta.

Historia pamięci nieulotnych rozpoczęła się w latach 70. XX wieku, a pierwszym NVM był EPROM (ang. Erasable Programmable Read Only Memory), od tego czasu aż do lat 90. NVM stopniowo stał się jednym z najważniejszych członków rodziny półprzewodników, a coraz więcej uwagi został przeznaczony na rozwój nowych technologii w celu promowania postępu NVM bardziej niż wynikające z tego korzyści ekonomiczne.

Od lat 90. XX wieku, kiedy pamięć półprzewodnikowa pojawiła się w terminalach cyfrowych, takich jak telefony komórkowe, komputery przenośne i kamery wideo, rynek ten do dziś znajduje się w stanie szybkiego wzrostu.

Najpopularniejsza metoda przechowywania pamięci Flash opiera się na technologii zwanej Floating Gate (FG). Możesz odnieść się do poniższego schematu przekrojowego. Rura MOS składa się z dwóch zachodzących na siebie bramek: pierwsza jest całkowicie otoczona tlenkami; podczas gdy drugi jest podłączony na zewnątrz. Te pojedyncze drzwi są równoznaczne z utworzeniem elektronicznego pasa izolacyjnego, który zapewnia, że ​​elektrony (dane) mogą być przechowywane przez wiele lat. Proces ładowania i rozładowywania tej izolowanej części nazywa się program i kasowanie. Ze względu na ładowanie i rozładowywanie, potencjał V wewnątrz izolowanej części zostanie zmieniony; jest to zasada działania typowej lampy MOS. Kiedy przykładamy napięcie do komórki pamięci, możemy wyróżnić dwa przypadki: gdy napięcie, które przyłożymy jest wyższe niż V, jest rozpoznawane jako „1”, w przeciwnym razie jest rozpoznawane jako „0”.

Struktura komórki pamięci NAND

Szyk

Jednostki przechowywania pamięci są zorganizowane w formie matrycy, ponieważ ta organizacja może skutecznie zmniejszyć przestrzeń zajmowaną przez pamięć. Potrafię odróżnić NAND i NOR Flash, patrząc na organizację komórek pamięci. Wprowadzamy NAND teraz, ponieważ NAND jest obecnie najczęściej używaną pamięcią.

W architekturze NAND komórki pamięci są zorganizowane szeregowo co 32 lub 64, jak pokazano na rysunku 2.2. Dwa tranzystory do wyboru (dwa zewnętrzne piny tego tranzystora to DSL/Mdl [podłączony do BL] lub SSL/Msl [podłączony do SL]) są umieszczone na obu końcach każdego ciągu komórek pamięci (32 lub 64) do Zapewnia to połączenie z linią źródłową (przez Msl) i bitline (przez Mdl). Każdy ciąg komórek pamięci NAND ma linię bitową używaną do łączenia się z innymi ciągami. Bramki kontrolne służą do łączenia linii słów (WL).

Strony logiczne to część kontrolowana przez jednostkę pamięci kontrolowaną przez tę samą linię słowa. Liczba stron kontrolowanych przez każdą linię słów jest powiązana z pojemnością jednostki pamięci. W zależności od poziomu przechowywania jednostki pamięci, pamięć Flash można podzielić na różne kategorie: SLC (jedna jednostka pamięci 1 bit), MLS (jedna jednostka pamięci 2 bity), 8LC (jedna jednostka pamięci 3 bity), 16LC (jedna jednostka pamięci 4 bity) .

Jeśli weźmiemy pod uwagę przypadek przeplatania SLC, liczby nieparzyste i parzyste tworzą odpowiednio różne strony. Przykładem jest: linia słów SLC z rozmiarem strony 4KB (4096 * 8=32768 bitów) ma 65536 miejsc w pamięci.

Oczywiście, jeśli jest to MLC, to są 4 strony, a każda seria komórek pamięci ma jedną LSB (Least Significant Bit) i jedną MSB (Most Significant Bit). Stąd są:

- Strony MSB i LSB parzystych linii bitowych

- Strony MSB i LSB z nieparzystymi liniami bitowymi

Wszystkie ciągi komórek pamięci NAND z tej samej linii słowa są usuwane razem podczas kasowania, tworząc w ten sposób blok (blcok), jeśli dwa bloki są pokazane w 2.2, używana jest ta sama magistrala, jeden Blok składa się z WL0<63:0>a drugi to WL1<63:0>.

Struktura komórek pamięci NAND Flash to macierz. Dodatkowe obwody są wymagane podczas odczytywania, zapisywania i kasowania pamięci NAND. Ponieważ każda matryca NAND musi być zapakowana, odpowiednia jest ustalana na etapie projektowania. Ważne jest, aby zwymiarować i zbudować otaczającą elektronikę. Na przykład hierarchiczna struktura każdej kości pamięci NAND Flash jest taka.

Rysunek 2.3 przedstawia przykład hierarchii. Macierz pamięci może być skonfigurowana jako wiele płaszczyzn (dwie płaszczyzny na rysunku 2.3), oznaczonych liniami słownymi w kierunku poziomym i liniami bitowymi w kierunku pionowym.

Dekoder rzędowy znajduje się pomiędzy dwoma płaszczyznami. Jednym z zadań układu jest prawidłowe bias linii słów wybranych łańcuchów NAND, aby zapewnić normalne działanie. Wszystkie linie bitowe muszą być podłączone do wzmacniaczy wyczuwania (Sense Amp). Każdy wzmacniacz sensu może mieć jedną lub więcej linii bitowych, które przedstawimy szczegółowo w dalszej części tej sekcji. Zadaniem wzmacniacza zmysłowego jest zamiana prądu w komórce pamięci na wielkość cyfrową. W obszarze peryferyjnym znajdują się pewne urządzenia wymagane do ładowania komórek pamięci, a także urządzenia do zarządzania napięciem, obwody logiczne i inne urządzenia. PADy służą do komunikacji z urządzeniami zewnętrznymi.